Equivalent schakelschema van een oscillerend kwartskristal

Kwartsoscillatoren genereren zeer stabiele kloksignalen die nodig zijn in bijna alle elektronische systemen, van eenvoudige microcontrollercircuits tot snelle datatransmissiesystemen.

Het uitgangssignaal van een oscillator moet overeenkomen met de logische familie of interface stroomafwaarts. In de loop der decennia zijn er verschillende uitgangsstandaarden ontstaan, elk afgestemd op de eisen van zijn tijd en toepassing.

Dit document geeft een uitgebreid overzicht van de zeven meest voorkomende uitgangssignaaltypen voor kristaloscillatoren: CMOS, TTL, Clipped Sine Wave, Sine Wave, LVPECL, LVDS en HCSL.

Voor elk type worden de historische ontwikkeling, de elektrische eigenschappen, de typische signaalvorm en de geprefereerde toepassingsgebieden uitgelegd.

De ontwikkeling van typen uitgangssignalen kan nauw verbonden worden met de evolutie van de halfgeleidertechnologie en de toenemende eisen aan klokfrequenties en signaalintegriteit:

2.1 TTL (transistor-transistor logica) - vanaf ongeveer 1964

TTL was een van de eerste algemeen gebruikte digitale logica standaarden en werd geïntroduceerd door Texas Instruments als de 7400 serie. Oscillatoren met TTL-uitgang werken met een voedingsspanning van 5 V en bieden niveaubereiken die direct compatibel zijn met TTL-poorten. De standaard kenmerkte de digitale elektronica voor tientallen jaren en was de dominante logische standaard tot de jaren 1990.

2.2 CMOS (Complementaire Metaaloxide Halfgeleider) - vanaf ongeveer 1968

CMOS-technologie werd oorspronkelijk ontwikkeld door RCA en wordt gekenmerkt door een extreem laag ruststroomverbruik. CMOS oscillatoren leveren rail-to-rail uitgangssignalen, d.w.z. de uitgang oscilleert bijna tussen 0 V en VCC. Met de voortschrijdende miniaturisatie en de trend naar lagere voedingsspanningen (3,3 V, 2,5 V, 1,8 V) is CMOS de meest gebruikte uitgangsstandaard voor kristaloscillatoren geworden.

2.3 Sinus - sinds de begindagen van de oscillatortechnologie

Sinusvormige uitgangssignalen zijn zo oud als de oscillatortechnologie zelf. Kwartsoscillatoren oscilleren fysiek sinusoïde; alle andere signaalvormen worden alleen gegenereerd door stroomafwaartse schakelingen. Sinusvormige uitgangssignalen worden bij voorkeur gebruikt in hoogfrequentietechnologie, in meetapparatuur en in analoge signaalverwerking, omdat ze geen harmonischen genereren.

2.4 Geklipte sinus - van rond de jaren 1970

De geklipte sinusuitgang is een compromis tussen een sinus- en een blokgolfuitgang. Het sinusgolfsignaal wordt beperkt (geclipt) op de pieken, wat resulteert in steilere randen dan bij een zuivere sinus, maar minder harmonischen dan bij een blokgolfsignaal. Dit type uitgang werd vooral gebruikt in telecommunicatie en in oudere hoogfrequent toepassingen. Vandaag de dag worden IC's met afgeknotte sinus nog steeds voornamelijk gebruikt in TCXO's. Met deze technologie kunnen veel energie-efficiëntere TCXO's gebouwd worden dan met CMOS technologie. CSW TCXO's worden daarom gebruikt als referentie in navigatieapparatuur, noodoproepsystemen en gateways. Overal waar signaalbereik (radio) en zeer nauwkeurige positionering vereist zijn.

2.5 LVPECL (Low-Voltage Positive Emitter-Coupled Logic) - vanaf de jaren 1990

Door de nood aan steeds hogere klokfrequenties in netwerk- en telecommunicatiesystemen, kwam LVPECL op als een snelle differentiële uitgangslogica. LVPECL is gebaseerd op de klassieke ECL-technologie (emitter-coupled logic), die al in de jaren 1960 werd ontwikkeld voor hogesnelheidstoepassingen, en past ze aan voor lagere voedingsspanningen (3,3 V in plaats van -5,2 V). LVPECL biedt extreem korte schakeltijden en is geschikt voor frequenties van ruim boven 1 GHz.

2.6 LVDS (Low-Voltage Differential Signalling) - vanaf 1994

LVDS werd in 1994 geïntroduceerd als de ANSI/TIA/EIA-644 standaard en optimaliseert differentiële signaaloverdracht voor laag stroomverbruik en hoge gegevenssnelheden. De lage differentiële spanningsschommeling van slechts 350 mV maakt snelle schakeloperaties mogelijk met minimale elektromagnetische straling. LVDS wordt tegenwoordig veel gebruikt in beeldscherminterfaces, seriële datalinks en FPGA-blokkering.

2.7 HCSL (High-Speed Current Steering Logic) - van rond 2002

HCSL werd speciaal ontwikkeld voor de PCI Express standaard en is de referentieklokstandaard sinds de eerste PCIe generatie. De PCI-SIG specificeerde HCSL als een differentieel signaal op basis van stroommode met een zeer lage spanningszwaai, geoptimaliseerd voor de 100 MHz referentieklokken in PCIe systemen. Vandaag de dag is HCSL onmisbaar in elke PC, server en embedded systeem met een PCIe interface.

De volgende diagrammen tonen de geïdealiseerde signaalkarakteristieken van de zeven uitgangstypen. Let op de verschillende spanningsbereiken en oscillatieafwijkingen - deze zijn cruciaal voor compatibiliteit met downstream ontvangers.

3.1 CMOS

Het CMOS signaal wordt gekarakteriseerd door de volledige spanningszwaai tussen GND en VCC. De ingangsdrempels VIL en VIH zijn typisch respectievelijk 30 % en 70 % van VCC, wat zorgt voor een brede signaal-ruisverhouding. De symmetrische structuur van de uitgangsdriver (P-kanaal/N-kanaal MOSFET) maakt vrijwel identieke stijg- en daaltijden mogelijk.

3.3 Afgeschermde sinusgolf

In tegenstelling tot de CMOS uitgang bereikt TTL geen rail-to-rail niveaus. Het hoge niveau (VOH) is typisch 3,4 V (minimaal 2,4 V), het lage niveau (VOL) maximaal 0,4 V. De asymmetrische drempels (VIL = 0,8 V, VIH = 2,0 V) zijn het gevolg van de architectuur van de bipolaire transistor. Het zogenaamde "verboden bereik" tussen 0,8 V en 2,0 V mag niet worden aangenomen bij statische werking.

3.3 Afgeschuinde sinusgolf

Met de geknipte sinusuitgang wordt het natuurlijke sinusgolfsignaal van de kwartsresonator begrensd op gedefinieerde drempelwaarden. De stippellijn toont de niet-geclipte sinusgolf. Clippen resulteert in steilere nuldoorgangen dan bij een zuivere sinusgolf, waardoor het eenvoudiger is om de daaropvolgende logica te regelen, terwijl de harmonische inhoud gematigd blijft.

3.4 Sinusgolf

De sinusuitgang biedt het zuiverste spectrum van alle uitgangsvormen: idealiter slechts een enkele spectraallijn bij de fundamentele frequentie. De amplitude wordt gespecificeerd als piek-piekspanning (Vpp) of als vermogen in dBm. Typische waarden zijn 0,5 tot 1,0 Vpp of 0 tot +13 dBm in 50 Ω systemen.

3.5 LVPECL

LVPECL gebruikt differentiële signaalroutering: twee complementaire uitgangen (Q en Q̅) oscilleren in antifase rond een gemeenschappelijk common mode niveau (VCM), dat typisch VCC-1,3 V is. De differentiële spanningszwaai is ongeveer 800 mV. De stroombronarchitectuur maakt extreem snelle schakeltijden mogelijk met minimale overshoot.

3.6 LVDS

LVDS wordt gekenmerkt door zijn bijzonder lage differentiële spanningszwaai van slechts 350 mV. Het common mode niveau is 1,25 V. De stroomgestuurde driver (typisch 3,5 mA) en de 100 Ω afsluiter zorgen voor een hoge signaalintegriteit met een minimaal stroomverbruik. De lage amplitude minimaliseert elektromagnetische straling.

3.7 HCSL

HCSL werkt met een zeer lage spanningszwaai: VOH is typisch 0,74 V en VOL 0,17 V, wat resulteert in een common mode niveau van ongeveer 0,45 V. De stroomregelarchitectuur is speciaal geoptimaliseerd voor de vereisten van de PCIe-specificatie en maakt een nauwkeurige impedantieaanpassing mogelijk via 50 Ω afsluitingen naar aarde.

De volgende tabel geeft een overzicht van de belangrijkste eigenschappen van alle zeven uitgangstypen:

5.1 Enkelzijdig vs. differentieel

Het meest fundamentele verschil tussen de uitgangstypen is de signaalroutering. CMOS, TTL, clipped sinus en sinusgolf zijn single-ended signalen - ze verwijzen naar een gemeenschappelijke massa. LVPECL, LVDS en HCSL zijn daarentegen differentiële signalen met twee complementaire lijnen. Differentiële signalen bieden doorslaggevende voordelen bij hogere frequenties: ze onderdrukken interferentie van de gemeenschappelijke modus, maken kleinere spanningsafwijkingen mogelijk en maken daardoor snellere schakeltijden met minder elektromagnetische straling mogelijk.

5.2 Spanningsswing en signaal-ruisverhouding

Met zijn rail-to-rail uitgang biedt CMOS de grootste absolute spanningszwaai en daardoor de beste statische signaalruisverhouding. TTL heeft een beperktere signaal-ruisverhouding vanwege de asymmetrische niveaus. De differentiële standaarden (LVPECL, LVDS, HCSL) compenseren hun kleinere spanningsafwijkingen door de common mode rejection van differentiële transmissie, waardoor ze vaak betrouwbaarder werken in verstoorde omgevingen dan single-ended signalen.

5.3 Energieverbruik

CMOS oscillatoren verbruiken bijna geen stroom in statische toestand; het verbruik neemt evenredig toe met de frequentie (dynamische vermogensdissipatie). TTL heeft een constant hoger ruststroomverbruik vanwege de bipolaire architectuur. LVPECL vereist externe afsluitweerstanden en heeft het hoogste stroomverbruik van de differentiële standaarden. LVDS staat bekend om zijn lage stroomverbruik (typisch 3,5 mA stuurstroom). HCSL ligt qua stroomverbruik tussen LVDS en LVPECL in.

5.4 Frequentiebereik en belangrijkste toepassingen

Voor frequenties tot ongeveer 200 MHz zijn CMOS oscillatoren in de meeste gevallen de eerste keuze vanwege hun veelzijdigheid, eenvoudige circuitontwerp en brede beschikbaarheid. Vanaf ongeveer 200 MHz worden differentiële uitgangen aanbevolen. LVPECL biedt de hoogste frequenties (>3 GHz) en wordt gebruikt in netwerk- en telecomapparatuur. LVDS bestrijkt een breed middenbereik en wordt vooral gebruikt in FPGA- en beeldschermtoepassingen. HCSL is geoptimaliseerd voor zijn nichetoepassing: de 100 MHz referentieklok voor PCI Express.

5.5 Terminatie en circuitcomplexiteit

CMOS en TTL uitgangen hebben over het algemeen geen externe terminatie nodig voor korte kabellengtes - dit maakt ze bijzonder eenvoudig te gebruiken. LVPECL vereist verplichte externe afsluitweerstanden (typisch: Thevenin-afsluiting naar VCC-2 V of weerstanden naar massa), wat de complexiteit van het circuit verhoogt. LVDS wordt standaard afgesloten met een 100 Ω differentiële weerstand bij de ontvanger. HCSL gebruikt 50 Ω weerstanden naar massa bij elke uitgang.

6.1 Wat zijn overshoots?

Overshoot en undershoot zijn korte spanningspieken die optreden tijdens snelle schakelbewerkingen. Bij een opgaande flank schiet de spanning kortstondig boven VCC (overshoot), bij een neergaande flank kortstondig onder GND (undershoot). Dit wordt vaak gevolgd door gedempte oscillaties, die "ringing" worden genoemd.

De oorzaak ligt in de combinatie van de zeer steile schakelflanken van de uitgangsdriver en de parasitaire inducties en capaciteiten van de geleiderbaan, de behuizing en de belastingscapaciteit. Natuurkundig gezien wordt er een resonantiekring gecreëerd uit de lijninductantie en de ingangscapaciteit van de ontvanger. Hoe steiler de schakelrand en hoe langer de geleiderbaan, hoe meer uitgesproken de overshoot.

6.4 Overshoot met single-ended signalen

CMOS: Wordt het meest beïnvloed. De symmetrische P/N-kanaal MOSFET-drivers genereren zeer steile randen die, in combinatie met inductanties op de lijn, uitgesproken overshoots veroorzaken. Vooral bij moderne CMOS-oscillatoren met lage spanning (1,8 V) kunnen de overshoots ten opzichte van de voedingsspanning aanzienlijk zijn.

TTL: Ook gevoelig, maar om iets andere redenen. De asymmetrische totempaal eindtrap genereert een korte stroompiek bij de opgaande flank als beide transistors tegelijkertijd geleiden (kruisgeleiding). De doorgaans wat langzamere flanken in vergelijking met moderne CMOS verzachten het probleem enigszins.

Onderbroken sinusgolf: aanzienlijk minder gevoelig. Door de beperkte amplitudepieken en de relatief zachte randen is er aanzienlijk minder hoogfrequente energie die reflecties en ringing zou kunnen stimuleren. Het clippen werkt als een natuurlijke amplitudebegrenzer die overshoots in het signaal onderdrukt.

Sinus: Praktisch immuun voor klassieke overshoots. Aangezien het signaal geen abrupte randovergangen bevat, wordt er geen breedbandige energiepuls gegenereerd die lijnresonanties kan opwekken. Echter, impedantieverschillen kunnen staande golven en reflecties veroorzaken die de signaalamplitude op bepaalde punten veranderen. Dit wordt onder controle gehouden met klassieke RF-afsluiting (50 Ω of 75 Ω-afsluiting).

6.5 Overshoots met differentiële signalen

LVPECL: Inherent goed onderdrukt dankzij de stroombron-eindtrap. De stroomregeling beperkt natuurlijk de maximale randsteilheid. Er kunnen echter nog steeds reflecties optreden als de afsluiting onvoldoende is, aangezien LVPECL op zeer hoge frequenties werkt. Het juiste thevenin- of emittervolgercircuit is hier cruciaal - niet in de eerste plaats omwille van overshoots, maar om het juiste werkpunt te garanderen en reflecties te vermijden.

LVDS: Zeer robuust door het ontwerp. De stroomgestuurde driver levert een constante stroom van typisch 3,5 mA aan de 100 Ω differentiële afsluiting, wat de spanningszwaai fysiek beperkt. Zelfs met impedantieonderbrekingen blijven reflecties klein, omdat de lage spanningszwaai van slechts 350 mV weinig energie voor interferentie levert. LVDS is een van de gunstigste standaarden in termen van signaalintegriteit.

HCSL: Gedraagt zich vergelijkbaar met LVDS vanwege de op stroom gebaseerde architectuur. De zeer lage spanningsschommeling en de 50 Ω afsluiting naar aarde zorgen voor een zuivere impedantieaanpassing. In de PCIe specificatie zijn de toegestane overschrijdingen expliciet gedefinieerd en nauw getolereerd, zodat oscillatoren die compatibel zijn met HCSL standaard al aan deze eisen voldoen.

6.6 Tegenmaatregelen om overshoots te controleren

De meest effectieve maatregel voor single-ended signalen (vooral CMOS en TTL) is een serieweerstand direct aan de uitgang van de oscillator, meestal in het bereik van 22 tot 47 Ω. Samen met de lijnimpedantie vormt deze weerstand een spanningsdeler die de rand dempt en reflecties absorbeert. De optimale waarde resulteert uit het verschil tussen de lijnimpedantie en de uitgangsimpedantie van de driver.

Daarnaast helpen korte, impedantie-gecontroleerde leidingen, minimaliseren van vias op de kloklijn, een ononderbroken massavlak onder de signaallijn en voldoende ontkoppelcondensatoren dicht bij de oscillator (meestal 100 nF keramisch plus 10 µF) ook. Sommige CMOS oscillatorfabrikanten bieden ook modellen met gecontroleerde flanksteilheid (slew rate control), die het probleem in de driver al verminderen.

Voor differentiële signalen (LVPECL, LVDS, HCSL) is correcte afsluiting volgens de specificatie de belangrijkste maatregel. Daarnaast moeten de twee lijnen van een differentieel paar altijd met dezelfde lengte worden gerouteerd en nauw gekoppeld worden om skew (looptijdverschillen) te minimaliseren en common mode rejectie te behouden.

De keuze van het juiste type uitgang hangt af van vier belangrijke factoren: de vereiste klokfrequentie, de logische familie van de ontvanger, het beschikbare stroombudget en de vereisten voor signaalintegriteit.