Praktische meetmethoden voor de post "Kwarts kristallen optimaliseren voor IC's" - Secties G en 6
Naar het encyclopedie-artikel : Kristallen optimaal afstemmen op IC's
Waar het allemaal om draait
Een slechte PCB-lay-out kan zelfs een optimaal geselecteerd kristal onbruikbaar maken. Tegelijkertijd beïnvloedt de lay-out verschillende eigenschappen tegelijkertijd - parasitaire capaciteit, reserve, jitter, EMC-gedrag en transiëntrespons. Dit artikel beschrijft een gestructureerde test die wordt gebruikt om uiteindelijk een kristallay-out te valideren op de voltooide printplaat.
Checklist lay-out (ontwerpcontrole)
Vóór de meting wordt de lay-out gecontroleerd aan de hand van de vastgestelde ontwerpregels:
| Rule | Criterium | Test |
|---|---|---|
| Positie | Quartz + C1, C2 direct bij IC | Afstand < 5 mm tot XIN/XOUT |
| Symmetrie | C1/C2 lijnen van gelijke lengte | ±1 mm verschil |
| Isolatie | Geen signalen onder of naast kwarts | Wandrand rond kwarts ≥ 2 mm |
| grondvlak | Geen GND-vlak direct onder kwarts | verloop op alle lagen |
| GND-eiland | Gedeeld GND-gebied voor C1, C2 | Gedeeld verbinding met hoofd GND |
| Quartz behuizing | Pads #2/#4 op GND (keramisch 4-pads) | directe aansluiting, < 1 mm |
| bescherming | Geen verandering van lagen onder kwarts | Vias buiten |
| EMV | Afstand tot kloklijnen | ≥ 5 mm tot kloklijnen |
| Humidity/creepage paths | Conformele coating afstand | Beschouw ruwe omgeving |
</figuur>
Op metingen gebaseerde lay-outvalidatie
De volgende metingen op de voltooide printplaat onthullen de typische zwakke punten in de lay-out:
Validatie 1: Jittermeting aan de oscillatoruitgang
- Oscilloscoop ≥ 1 GHz met jitteranalysefunctie (periodejitter, cycle-to-cycle jitter)
- Meetpunt: uitgang van het kloksignaal dat wordt aangestuurd door de kristaloscillator (PLL-uitgang, SYSCLK-pin, UART-baudrate-pin)
- Verwachting: periodejitter < 30 ps RMS voor standaardtoepassingen; < 10 ps RMS voor USB, Ethernet, HDMI
Verhoogde jitter (< 50 ps RMS) duidt op koppeling van naburige signalen, onjuiste aarding of een te laag aandrijfniveau.
Validatie 2: EMC-voortest - probe voor nabije omgeving
- Nabije-veldsonde (H-veld, 10 - 30 mm diameter) met spectrumanalyser of Signalhound BB60C
- Scannen van het gebied via kwarts, condensatoren en IC
- Verwachting: Fundamentele frequentie zichtbaar, duidelijk dominant. Harmonischen verzwakt.
Alarmsignalen: hoge harmonischen (> 3e orde) of duidelijke emissies op punten weg van het kristal duiden op koppelings- en lay-outproblemen. (Zie ook de casestudy https://www.petermann-technik.de/praxis-wissen/40mhz-quarz-emv-verbessern-fallbeispiel.html
Validatie 3: VCC-koppelsterkte
- Injecteer een ruisinjector of functiegenerator in de VCC-lijn (50 - 200 mVpp ruis, bandbreedte 10 kHz - 100 MHz)
- Bekijk de frequentiestabiliteit en jitter aan de uitgang
Verwachting: Frequentie verandert met < 2 ppm, jitter blijft binnen het gespecificeerde bereik. Sterke afwijkingen duiden op onvoldoende lokale VCC-ontkoppeling op het oscillator-IC.
Validatie 4: Koude start
- Klimaatkamer bij -40 °C (of koude spray), VCC op Vmin
- Minimaal 30 inschakelprocessen. Elk moet veilig inschakelen (zie bericht over opstarttijd)
Meest voorkomende layoutfout die hier aan het licht komt: Cpar te hoog, waardoor |-Rneg| in het ergste geval onder ESR komt.
Validatie 5: Temperatuurprofiel op de kwartsbehuizing
- Thermische beeldcamera of thermokoppel direct op de kwartsbehuizing
- Verwachting: kwartsbehuizing < 5 K boven omgevingstemperatuur
Als de kwarts aanzienlijk opwarmt (> 10 K), is het aandrijfniveau te hoog - zie het bericht over het meten van het aandrijfniveau. De gevolgen zijn versnelde veroudering en drift.
Voorkomende layoutfouten en hun meethandtekening
| Opmaakfouten | Typische maataanduiding | Remedy | |
|---|---|---|---|
| GND gebied onder kwarts | Frequentieverschuiving +5 tot +20 ppm, Cpar > 4 pF | GND-uitsparing op alle lagen | |
| Lange leads (> 10 mm) | Jitter verhoogd, starttijd verlengd | korte routing, quartz dichter bij IC | |
| C1/C2 asymmetrisch geplaatst | Verschillende amplitudes bij XIN/XOUT, aandrijfniveau asymmetrisch | Symmetrische routing | |
| Kloklijn dicht bij de kwarts | Zijbanden in het spectrum, verhoogde fasejitter | Afstand ≥ 5 mm, indien nodig. GND-geleider ertussen | |
| Geen lokale blokkeercondensator (100 nF) op IC VCC | Geen lokale blokkeercondensator (100 nF) op IC VCC | Frequentieafwijking bij belastingswisselingen | 100 nF + 10 nF zo dicht mogelijk bij het IC |
| Vias onder kwarts | Verhoogde jitter, slechte EMC | Via vrije ruimte onder quartz, routing aanpassen | |
| Quartz housing pads floating | Gevoelig voor handafstand, EMC-koppeling | Pads #2/#4 direct op GND |
Eindgoedkeuring ontwerp
Wij raden een samengevatte testtabel aan voordat de serie wordt goedgekeurd. Alle punten moeten worden doorstaan op het slechtst denkbare werkpunt (Vmin, -40 °C of +85 °C afhankelijk van de toepassing, slechtst denkbare componenttolerantie):
| Testpunt | Target | Acceptatie | |
|---|---|---|---|
| Frequentienauwkeurigheid bij +25 °C, Vnom | ± < 5 ppm | Pass | |
| Gain-Margin (|-Rneg| / ESR) Worst-Case | ≥ 3 (Industry) / ≥ 5 (Automotive) | Pass | |
| Start-Up-Time Worst-Case | < 3× typische waarde bij +25 °C | Pass | |
| Drive level | ≤ 60% van de kwartsgegevensbladwaarde | Pass | |
| Period jitter | < application request | Pass | |
| Cpar from frequency method | binnen ontwerpaanname ±0.5 pF | Pass | |
| EMV near-field check | geen waarneembare emissies behalve quartz nuttige frequentie | Pass | |
| Temperature cycle test 10 cycles -40/+85 °C | Temperature cycle test 10 cycles -40/+85 °C | geen startfouten, geen drift > 10 ppm | pass |
Layout best practice in drie regels
De belangrijkste regels op een rij 1. Quartz + C1, C2 compact en direct op het IC, symmetrische routing, korte lijnen. 2. Geen GND-gebied en geen signalen onder het kristal, speciaal GND-eiland voor de condensatoren. 3. Behuizing pads #2/#4 op keramische kristallen met 4 pads op GND - definieer deze verbinding in een vroeg stadium en verander deze later niet voor frequentievereffening. |
Verder informatie
De lay-outprincipes worden beschreven in de praktische gids "Kristallen optimaal afstemmen op IC's" (secties G en 6). Deze post vult de gids aan met op metingen gebaseerde validatie op de voltooide printplaat - van jittercontrole tot worst-case acceptatie.</p
<p>U hebt vragen over de implementatie
Onze frequentiedeskundigen ondersteunen u bij het selecteren van het juiste kristal, het uitvoeren van metingen in uw circuit en het bieden van ondersteuning bij het ontwerp tot en met de serievrijgave.
- Vraag technisch advies
- Bespreek uw toepassing met ons
- Bepaal en bestel een voorbeeldkristal
- Vraag een alternatief via kruisreferentie
Telefoon: +49 8191 305395 Email: info@petermann-technik.de
Uw succes is ons doel.
