Praktische gids voor ontwikkelaars van elektronica

Om een kristaloscillator (oscillerend kristal in de oscillatortrap van een IC) stabiel, precies en betrouwbaar te laten oscilleren, moet het gebruikte kristal optimaal zijn afgestemd op de vereisten van het betreffende IC.

De belastingscapaciteiten, transiënte omstandigheden, aandrijfniveau (kwartsstroom) en lay-outfactoren op de printplaat zijn hierbij doorslaggevende factoren.

Dit artikel legt op een compacte en praktische manier uit hoe je een kristalklokgenerator correct afstemt en welke fouten in de praktijk bijzonder vaak voorkomen.

A. Waarom kristallen en IC's moeten worden afgestemd

Kristallen zijn frequentiebepalende componenten waarvan de nauwkeurigheid sterk afhankelijk is van hun elektrische omgeving. Fabrikanten van microcontrollers specificeren gewoonlijk

vereiste belastingscapaciteit (CL)
toelaatbaar aandrijfniveau
Vereiste starttijd
topologie van de oscillator en interne versterking

Alleen als deze parameters overeenkomen met het kristal zal de oscillator binnen zijn toleranties werken en voldoen aan timingvereisten zoals draadloze, USB, CAN, Ethernet, UART baudrates, enz.

B. De rol van laadvermogen (CL)

De belastingscapaciteit bepaalt het werkpunt van de oscillatiefrequentie. Elk kristal is getrimd op een specifieke CL (bijvoorbeeld 8 pF, 12 pF, 16 pF).

De effectieve belastingscapaciteit volgt uit:

Typische parasitaire capaciteiten:

IC-pen: 1-3 pF
Sporen: 0,5-2 pF
Soldeerpads: 0,5-1 pF

Als CL te klein wordt gekozen: De frequentie neemt toe → timingsfout mogelijk.
Als CL te groot wordt gekozen: De frequentie neemt af en de oscillator kan slecht starten.

C. Dimensionering van externe capaciteiten

De externe capaciteiten C1 en C2 worden zo gekozen dat:

Dimensionering van externe capaciteiten Formule

Typische richtwaarden:

Kwarts CL	C1/C2 beginwaarde
6 pF	12-15 pF
8 pF	15-18 pF
12.5 pF	18-20 pF

Een precieze aanpassing wordt vaak gedaan via metingen of aanbevelingen van de fabrikant.

Als rekenvoorbeeld:

Vraag: "Welke externe capaciteiten moet ik aansluiten op een CL 12pF kristal?"

Op basis van bovenstaande formule wordt het volgende berekend:

¹⁸² gedeeld door 36 plus 2pF = 18 pF (CX1 en CX2 moeten elk 18pF naar GND zijn)

De in-circuit metingen van onze oscillerende kristallen in klantcircuits toonden een zwerfcapaciteit(C parasitic) van 2pF als een zeer betrouwbare gemiddelde parameter.

Er zijn echter ook IC-fabrikanten die in hun datasheets een capacitieve belasting van XIN/XOUT tot 7pF beschrijven. Het is daarom belangrijk om voor het berekenen van de circuitcapaciteiten voor de kristaloscillator de datasheet nog eens goed door te lezen om te zien welke capacitieve belasting gespecificeerd mag zijn voor XIN/XOUT.

Als de kristaloscillator gebruikt moet worden in een toepassing met een hogere langetermijnnauwkeurigheid, bijvoorbeeld in draadloze toepassingen voor de ISM-band, raden we aan 1% getolereerde circuitcapaciteiten te gebruiken.

D. Aandrijfniveau en vermogensverlies

Het aandrijfniveau (meestal 1-200 µW) geeft aan hoeveel stroom de kwarts permanent kan verdragen.

Een te hoog aandrijfniveau leidt tot

Verhoogde veroudering en drift
Verhoogde frequentiestabiliteit
Toename van de serieresonantieweerstand
Defecten door scheuren in de kwartsplaatjes

Een te laag aandrijfniveau veroorzaakt

onbetrouwbaar starten
Verhoogde jitterwaarden

Oscillator-IC's specificeren gewoonlijk het typische en maximale aandrijfniveau; een meting wordt aanbevolen.

Omdat de resonatorontwerpen voor de SMD-kristallen die we leveren in eigen huis ontwikkeld zijn, kunnen we ook MHz oscillatorkristallen leveren met een hoge drive level stabiliteit in kleine keramische behuizingen. De lage ESR-minikwarts van de serie SMD03025/4 tot 500 µW, of het ultra-miniatuur MHz-kristal van de serie SMD02016/4 tot 400 µW.

E. Opstarttijd (starttijd)

De starttijd is afhankelijk van:

Versterking van de oscillator in het IC
Kwarts ESR (Equivalente Serieweerstand)
Belastingscapaciteit van de kwartsoscillator
Waarden van de externe circuitcapaciteiten
Temperatuur en voedingsspanning

Te hoge CL-waarden verlengen de starttijd vaak aanzienlijk → problematisch voor laagvermogen-MCU's met slaapcycli.

F. ESR - een onderschatte parameter

De ESR beïnvloedt

Transiëntgedrag en transiëntstabiliteit
Energieverbruik
Transiëntgedrag bij lage kwartsstromen

Veel IC's specificeren een maximale ESR (bijv. 70 Ω). Als de kwarts daarboven zit, kan de oscillator niet veilig starten.

F.1: Waarom oscillatortrappen een negatieve ingangsweerstand hebben

In capacitieve Pierce oscillatoren - verreweg de meest gebruikte topologie in microcontrollers - werkt de interne inverter van het IC in een analoog werkgebied waarin hij zich gedraagt als een versterker met negatieve impedantie. Deze negatieve ingangsweerstand (-Rneg) is opzettelijk en zorgt ervoor dat:

het kristal energie ontvangt van het oscillatorcircuit,
verliezen in het kristal (ESR) worden gecompenseerd,
de oscillatie onafhankelijk groeit en stabiel wordt.

Vereenvoudigd is de startconditie

Dit betekent dat de waarde van de negatieve ingangsweerstand groter moet zijn dan de serieweerstand (ESR) van het kristal.

Alleen dan is er een nettoversterking die tot oscillatie leidt.

F.2: Invloed op de transiëntresponsveiligheid

Als de waarde van de negatieve ingangsweerstand te klein is (d.w.z. -Rneg is te zwak), gebeurt het volgende:

Het kristal ontvangt te weinig energie → langzame oscillatie of helemaal geen oscillatie
Oscillatie start pas bij een hogere voedingsspanning of temperatuur
Opstarten in bedrijfsmodi met laag vermogen wordt onbetrouwbaar

Typische oorzaak:
Sommige moderne MCU's hebben zwakke oscillatorversterkers om efficiëntieredenen, wat betekent dat -Rneg kleiner is dan in oudere IC-generaties. Tegelijkertijd werken veel ontwerpen met kleine belastingscapaciteiten of lange sporen, waardoor de parasitaire verliezen toenemen.

V.3: Waarom zijn kristallen met een lage ESR bijzonder belangrijk?

De ESR van het kristal bepaalt de interne verliezen. Een lage ESR betekent

lagere verliezen
lagere noodzakelijke tegenversterking
hoge transiëntstabiliteit, zelfs met zwakke oscillatortrappen
kortere opstarttijd
stabielere oscillatie over temperatuur

Praktische aanbevelingen:
- Gebruik kristallen waarvan de ESR aanzienlijk lager is dan de maximumwaarde die door het IC wordt gespecificeerd.
- Als een microcontroller bijvoorbeeld een maximale ESR van 70 Ω specificeert, is een kristal met een ESR van 30-50 Ω ideaal. Dit laat voldoende veiligheidsmarge tegen een mogelijk lage negatieve ingangsweerstand van de oscillator.

F.4: Conclusie over de interactie van -Rneg en kwarts ESR

De betrouwbaarheid van de transiëntrespons hangt in essentie af van het volgende:

de interne oscillator biedt voldoende negatieve ingangsweerstand,
het kristal heeft een voldoende lage ESR,
de belastingscapaciteiten zijn correct gedimensioneerd.

Alleen als de verhouding tussen -Rneg en ESR correct is, zal het kristal snel en betrouwbaar starten over het hele temperatuur- en spanningsbereik.

G. Aanbevelingen voor de lay-out

Voor kristallen geldt het volgende:

Plaats het kristal + condensatoren zo dicht mogelijk bij het IC
Korte, symmetrische sporen
Geen signalen of massaplaten direct onder het kristal - vermindert parasitaire capaciteit
Specifiek GND-eiland voor de condensatoren
Verbind het kristal indien mogelijk met GND (bij onze oscillerende SMD-kristallen in keramische behuizing kunnen pads #2 en #4 met GND verbonden worden. Maar sluit het kristal onmiddellijk aan op GND en verander het niet voor frequentietuning in het circuit.

Deze maatregelen verbeteren de EMC, jitter en het startgedrag.

H. Veelgemaakte fouten in de praktijk

Verkeerde CL selectie → Frequentiefout
Kristal met te hoge ESR → Start niet betrouwbaar
Drive-niveau overschreden → kristal drift sterk
Slechte lay-out → Instabiele oscillatie
Parasitaire capaciteiten onjuist in rekening gebracht

I. Conclusie

De optimale afstemming van een kristal op een IC is cruciaal voor de betrouwbaarheid van de oscillator en de langdurige werking van de kristalresonator in de schakeling (afstemming op drive level). Met de juiste belastingscapaciteit, het juiste aandrijfniveau, geschikte ESR en een goede lay-out kunnen ontwikkelaars zorgen voor stabiele frequentiereferenties.

Technische uitleg van de oscillatordiagrammen

Overzicht

De afgebeelde diagrammen beschrijven de fysische en elektrische mechanismen die het start- en werkingsgedrag van een kwartsgestabiliseerde Pierce-oscillator bepalen. De nadruk ligt in het bijzonder op

de negatieve ingangsweerstand van de oscillatortrap,
het verliesmodel van het kwartskristal (ESR),
de startconditie volgens het Barkhausen-criterium,
de temporele structuur van het aandrijfniveau,
parasitaire capaciteiten en
layout-gerelateerde invloedsfactoren.

Deze parameters zijn bepalend voor de inschakelveiligheidsreserve, inschakeltijd, frequentienauwkeurigheid, jitter en stabiliteit op lange termijn.

1. pierce oscillator en negatieve ingangsweerstand

(afbeelding linksboven)

Dit schema toont het klassieke Pierce oscillatorcircuit zoals dat in de meeste microcontrollers en ASIC's is ingebouwd. De Pierce oscillator is gebaseerd op een inverterende versterker die in lineaire werking wordt gedwongen door terugkoppeling via het kwartskristal. Op dit werkpunt kan de ingangstrap worden beschreven door een klein-signaal equivalent model met een negatief reëel deel van de impedantie.

Wiskundig geldt het volgende:

Deze negatieve weerstand vertegenwoordigt een actieve energiebron die de verliezen compenseert die optreden in de kwarts.

Belangrijke eigenschappen van -Rneg:

afhankelijk van voedingsspanning, temperatuur en procesvariatie
sterk beïnvloed door interne biasnetwerken
bewust gereduceerd in ontwerpen met laag vermogen

Technische betekenis:

De interne inverter van het IC werkt in het lineaire bereik en gedraagt zich als een negatieve weerstand (-Rₙₑg).
Deze negatieve ingangsweerstand compenseert de verliezen van het kwartskristal (zijn ESR).
De oscillatie kan alleen toenemen als er voldoende negatieve impedantie is.

Kernboodschap:
De oscillatortrap levert energie - het kristal bepaalt de frequentie.

2. belastbaarheidsmodel van het kwartskristal

(illustratie middenboven)

Deze afbeelding toont het kwartskristal met de twee externe circuitcondensatoren C₁ en C₂.

Het kwarts kan elektrisch beschreven worden door een serie RLC element_(R1, _L1,_C1) met een parallelle pakketcondensator _C0. De ESR (Equivalente Serieweerstand) vertegenwoordigt de mechanische verliezen van het oscillatiesysteem.

De externe bedrading met C₁ en C₂ definieert de effectieve belastingscapaciteit:

Afwijkingen van de gespecificeerde CL leiden tot

Systematische frequentie-offset
Gewijzigde fasehoek in de regelkring
verminderde negatieve weerstandsreserve

Technische betekenis:

De effectieve belastingscapaciteit bepaalt de werkelijke werkfrequentie van de kwarts.
C₁ en C₂ werken in serie, met bijkomende parasitaire capaciteiten.
De kwarts is altijd gespecificeerd voor een bepaalde belastingscapaciteit (bijv. 8 pF of 12 pF).

Kernboodschap:
Een onjuiste belastingscapaciteit leidt tot frequentieafwijkingen en slechter transiëntgedrag.

3. opstartvoorwaarde en negatieve weerstandsreserve
(Opstartvoorwaarde: Rₙₑg| > Rₑₛᵣ)

(illustratie rechtsboven)

De noodzakelijke startvoorwaarde volgt uit het Barkhausen-criterium:

Lusversterking ≥ 1
Faseverschuiving = 0° (of 360°)

In het impedantiemodel wordt dit gereduceerd tot:

Een veiligheidsreserve wordt aanbevolen voor robuuste ontwerpen:

Het volgende is vereist in toepassingen voor auto's:

Gevolgen van onvoldoende reserve:

Langere, instabiele starttijd
Temperatuursafhankelijk niet-zwenken
Startproblemen met lage voedingsspanning

Deze eenvoudige ongelijkheid beschrijft de fundamentele transiënte toestand.

Technische betekenis:

De waarde van de negatieve ingangsweerstand moet groter zijn dan de ESR van het kwartskristal.
Als niet aan deze voorwaarde wordt voldaan, zal het kristal niet of onbetrouwbaar oscilleren.
Moderne low-power MCU's hebben vaak een kleinere -Rₙₑg dan oudere ontwerpen.

Belangrijkste boodschap:
Kristallen met een lage ESR zijn cruciaal voor betrouwbare oscillatie in de oscillatorfase.

>Alle door ons geleverde oscillatorkristallen zijn voorzien van de exclusieve LRT-technologie (Lage ESR Resonator Technologie). Onze innovatieve LRT-resonantkristallen hebben zeer lage ESR-waarden volgens ontwerp (bij +25°C en over het corresponderende gespecificeerde temperatuurbereik), zodat ze de circuitontwerper een zeer hoge transiëntreserve bieden en altijd zeer snel en zeer veilig oscilleren in het circuit onder alle omstandigheden.

4. temporele structuur van het aandrijfniveau

(diagram linksonder)

Deze curve toont de opbouw van de oscillatieamplitude in de tijd na het inschakelen.

Na het inschakelen begint de oscillator in het ruisbereik. De oscillatieamplitude neemt exponentieel toe in overeenstemming met:

waarbij de tijdconstante τ wordt bepaald door het verschil tussen negatieve versterking en verliezen.

Grenzen van het aandrijfniveau:

Bovengrens vanwege de mechanische belastbaarheid van het kwartskristal
Ondergrens vanwege de energietoevoer die nodig is voor stabilisatie

Een te hoog aandrijfniveau versnelt veroudering en drift, een te laag niveau verslechtert jitter en startgedrag.

Technische betekenis:

In het begin is de oscillatie erg klein en groeit exponentieel.
Het stationaire aandrijfniveau is het resultaat van de balans tussen versterking en verliezen.
Een te hoog aandrijfniveau kan de kwarts beschadigen, een te laag aandrijfniveau bemoeilijkt het starten.

Kernboodschap:
Een correct gedimensioneerde oscillator start snel en laat het kristal werken binnen het toegestane vermogensbereik.

5 Parasitaire capaciteiten en hun effecten

(illustratie middenonder)

Parasitaire capaciteiten worden veroorzaakt door

IC-pennen (typisch 1 - 3 pF)
Geleidersporen (≈ 0,5 - 2 pF)
Soldeerpads en behuizing

Deze capaciteiten

verhogen de effectieve belastingscapaciteit
verminderen de hoeveelheid -Rneg
verschuiven het optimale werkpunt

Ontwerpen met een lage gespecificeerde CL zijn bijzonder kritisch, omdat parasitaire effecten daar een sterk procentueel effect hebben. In batterijgevoede toepassingen worden SMD-kristallen met lage belastingscapaciteiten meestal gespecificeerd door de betreffende IC-fabrikanten. MHz kristal type 8 pF. 32,768 kHz kristal max. 4 pF. In dergelijke toepassingen is het raadzaam om een tolerantie van maximaal 1% te kiezen voor de externe circuitcapaciteiten C₁ en C₂. Dit kan parasitaire invloeden op de werkfrequentie van de kwarts sterk verminderen.

Technisch belang:

Parasitaire capaciteiten verhogen onbedoeld de effectieve belastingscapaciteit.
Ze beïnvloeden de kristalfrequentie, transiënte responstijd en betrouwbaarheid, evenals de negatieve weerstandsreserve.
Ze zijn vooral kritisch voor lage CL-kristallen (< 10 pF).

Kernboodschap:
Parasitaire capaciteiten moeten altijd in rekening worden gebracht bij het dimensioneren van de belastingscondensatoren/externe circuitcapaciteiten.

6. invloed van de lay-out op de stabiliteit van de oscillator

(illustratie rechtsonder)

Deze schematische illustratie toont de aanbevolen lay-outprincipes. De lay-out van de printplaat heeft een grotere invloed op het kristalgedrag in de schakeling dan vaak wordt aangenomen.

Technische betekenis:

Sluit het kristal en de belastingscondensatoren zeer dicht bij het IC aan.
Korte, symmetrische sporen
Geen signalen of massaplaten onder het kristal
Speciale, schone massaroute

Kernboodschap:
Een slechte lay-out kan zelfs een optimaal gekozen kristal onbruikbaar maken.

7. samenvatting:

De figuur illustreert dat de functie van een kristaloscillator niet alleen afhangt van het kristal zelf, maar ook van de interactie tussen de IC-oscillator, ESR, belastingscapaciteit, parasitaire effecten en lay-out.

Voor een robuust oscillatorontwerp moet aan de volgende voorwaarden worden voldaan:

Kwarts metlage ESRselecteer
om voldoende negatieve weerstandsreserve te garanderen
Belastingscapaciteit realistisch berekenen
Optimaliseer consequent de lay-out

Belangrijkste boodschap:

De kwarts moet niet alleen voldoen aan de IC-specificatie, maar moet aanzienlijk lager zijn om proces-, temperatuur- en verouderingsinvloeden betrouwbaar te compenseren.

Of bel gewoon even met onze specialisten. Je krijgt van ons volledige ondersteuning bij het ontwerpen. Jouw succes is ons doel!

Bel ons!Neem contact met ons op via e-mail!Bel me alstublieft terug!

Kristallen optimaal afstemmen op IC's

Praktische gids voor ontwikkelaars van elektronica

A. Waarom kristallen en IC's moeten worden afgestemd

B. De rol van laadvermogen (CL)

C. Dimensionering van externe capaciteiten

D. Aandrijfniveau en vermogensverlies

E. Opstarttijd (starttijd)

F. ESR - een onderschatte parameter

G. Aanbevelingen voor de lay-out

H. Veelgemaakte fouten in de praktijk

I. Conclusie

Technische uitleg van de oscillatordiagrammen

Overzicht

1. pierce oscillator en negatieve ingangsweerstand

2. belastbaarheidsmodel van het kwartskristal

3. opstartvoorwaarde en negatieve weerstandsreserve
(Opstartvoorwaarde: Rₙₑg| > Rₑₛᵣ)

4. temporele structuur van het aandrijfniveau

5 Parasitaire capaciteiten en hun effecten

6. invloed van de lay-out op de stabiliteit van de oscillator

7. samenvatting:

Telefonisch contact

Schrijf ons