Petermann technologie lexicon

Kristallen optimaal afstemmen op IC's

Praktische gids voor ontwikkelaars van elektronica

Om een kristaloscillator (oscillerend kristal in de oscillatortrap van een IC) stabiel, precies en betrouwbaar te laten oscilleren, moet het gebruikte kristal optimaal zijn afgestemd op de vereisten van het betreffende IC.

De belastingscapaciteiten, transiënte omstandigheden, aandrijfniveau (kwartsstroom) en lay-outfactoren op de printplaat zijn hierbij doorslaggevende factoren.

Dit artikel legt op een compacte en praktische manier uit hoe je een kristalklokgenerator correct afstemt en welke fouten in de praktijk bijzonder vaak voorkomen.

A. Waarom kristallen en IC's moeten worden afgestemd

Kristallen zijn frequentiebepalende componenten waarvan de nauwkeurigheid sterk afhankelijk is van hun elektrische omgeving. Fabrikanten van microcontrollers specificeren gewoonlijk

  • vereiste belastingscapaciteit (CL)
  • toelaatbaar aandrijfniveau
  • Vereiste starttijd
  • topologie van de oscillator en interne versterking

Alleen als deze parameters overeenkomen met het kristal zal de oscillator binnen zijn toleranties werken en voldoen aan timingvereisten zoals draadloze, USB, CAN, Ethernet, UART baudrates, enz.

B. De rol van laadvermogen (CL)

De belastingscapaciteit bepaalt het werkpunt van de oscillatiefrequentie. Elk kristal is getrimd op een specifieke CL (bijvoorbeeld 8 pF, 12 pF, 16 pF).

De effectieve belastingscapaciteit volgt uit:

Belastbaarheid Trilfrequentie

C. Dimensionering van externe capaciteiten

De externe capaciteiten C1 en C2 worden zo gekozen dat:

Dimensionering van externe capaciteiten Formule

Typische richtwaarden:

Kwarts CL

C1/C2 beginwaarde

6 pF12-15 pF
8 pF15-18 pF
12.5 pF18-20 pF

Een precieze aanpassing wordt vaak gedaan via metingen of aanbevelingen van de fabrikant.

Als rekenvoorbeeld:

Vraag: "Welke externe capaciteiten moet ik aansluiten op een CL 12pF kristal?"

Op basis van bovenstaande formule wordt het volgende berekend:

182 gedeeld door 36 plus 2pF = 18 pF (CX1 en CX2 moeten elk 18pF naar GND zijn)

De in-circuit metingen van onze oscillerende kristallen in klantcircuits toonden een zwerfcapaciteit(C parasitic) van 2pF als een zeer betrouwbare gemiddelde parameter.

Er zijn echter ook IC-fabrikanten die in hun datasheets een capacitieve belasting van XIN/XOUT tot 7pF beschrijven. Het is daarom belangrijk om voor het berekenen van de circuitcapaciteiten voor de kristaloscillator de datasheet nog eens goed door te lezen om te zien welke capacitieve belasting gespecificeerd mag zijn voor XIN/XOUT.

Als de kristaloscillator gebruikt moet worden in een toepassing met een hogere langetermijnnauwkeurigheid, bijvoorbeeld in draadloze toepassingen voor de ISM-band, raden we aan 1% getolereerde circuitcapaciteiten te gebruiken.

D. Aandrijfniveau en vermogensverlies

Het aandrijfniveau (meestal 1-200 µW) geeft aan hoeveel stroom de kwarts permanent kan verdragen.

Een te hoog aandrijfniveau leidt tot

  • Verhoogde veroudering en drift
  • Verhoogde frequentiestabiliteit
  • Toename van de serieresonantieweerstand
  • Defecten door scheuren in de kwartsplaatjes

Een te laag aandrijfniveau veroorzaakt

  • onbetrouwbaar starten
  • Verhoogde jitterwaarden

Oscillator-IC's specificeren gewoonlijk het typische en maximale aandrijfniveau; een meting wordt aanbevolen.

Omdat de resonatorontwerpen voor de SMD-kristallen die we leveren in eigen huis ontwikkeld zijn, kunnen we ook MHz oscillatorkristallen leveren met een hoge drive level stabiliteit in kleine keramische behuizingen. Het lage ESR-minikristal van de SMD03025/4-serie tot 500 µW en het ultra-miniatuur MHz-kristal van de SMD02016/4-serie tot 400 µW.

 

Lees hier meer: Aandrijfniveau en kristalstroommeting

E. Opstarttijd (starttijd)

De starttijd is afhankelijk van:

  • Versterking van de oscillator in het IC
  • Kwarts ESR (Equivalente Serieweerstand)
  • Belastingscapaciteit van de kwartsoscillator
  • Waarden van de externe circuitcapaciteiten
  • Temperatuur en voedingsspanning

Te hoge CL-waarden verlengen de opstarttijd vaak aanzienlijk → problematisch voor laagvermogen-MCU's met slaapcycli.

 

Lees hier meer: De opstarttijd van de kristaloscillator meten

F. ESR - een onderschatte parameter

De ESR beïnvloedt

  • Transiëntgedrag en transiëntstabiliteit
  • Energieverbruik
  • Transiëntgedrag bij lage kwartsstromen

Veel IC's specificeren een maximale ESR (bijv. 70 Ω). Als het kristal daarboven zit, kan de oscillator niet veilig starten.

 

Lees hier meer: De ESR (Equivalente Serieweerstand) van het kwartskristal controleren

F.1: Waarom oscillatortrappen een negatieve ingangsweerstand hebben

In capacitieve Pierce oscillatoren - verreweg de meest gebruikte topologie in microcontrollers - werkt de interne inverter van het IC in een analoog werkgebied waarin hij zich gedraagt als een versterker met negatieve impedantie. Deze negatieve ingangsweerstand (-Rneg) is opzettelijk en zorgt ervoor dat:

  • het kristal energie ontvangt van het oscillatorcircuit,
  • verliezen in het kristal (ESR) worden gecompenseerd,
  • de oscillatie onafhankelijk groeit en stabiel wordt.

Vereenvoudigd is de startconditie

Startvoorwaarde

Dit betekent: De waarde van de negatieve ingangsweerstand moet groter zijn dan de serieweerstand (ESR) van het kristal.

Alleen dan zal er een nettoversterking optreden die tot oscillatie leidt.

 

Lees hier meer: Controleer negatieve ingangsweerstand -Rneg en transiënte veiligheidsreserve

 

F.2: Invloed op de veiligheid van de transiënte respons

Als de hoogte van de negatieve ingangsweerstand te klein is (d.w.z. -Rneg is te zwak), gebeurt het volgende:

  • Het kristal ontvangt te weinig energie → langzame of geen oscillatie
  • De oscillatie begint pas bij een hogere voedingsspanning of temperatuur
  • Het opstarten in bedrijfsmodi met laag vermogen wordt onbetrouwbaar

Typische oorzaak:
Voor efficiëntie hebben sommige moderne MCU's zwakke oscillatorversterkers, waardoor -Rneg kleiner is dan in oudere IC-generaties. Tegelijkertijd werken veel ontwerpen met kleine belastingscapaciteiten of lange sporen, waardoor parasitaire verliezen toenemen.

 

F.3: Waarom kristallen met een lage ESR bijzonder belangrijk zijn

De ESR van het kwartskristal bepaalt de interne verliezen. Een lage ESR betekent:

  • Lagere verliezen
  • Lagere tegenversterking nodig
  • Hoge betrouwbaarheid van de transiëntrespons, zelfs met zwakke oscillatortrappen
  • Lagere starttijd
  • Stabielere oscillatie bij hogere temperaturen

Praktische aanbevelingen:
- Gebruik kristallen waarvan de ESR ver onder de maximumwaarde ligt die door het IC wordt gespecificeerd.
- Als een microcontroller bijvoorbeeld max. 70 Ω ESR specificeert, is een kristal met 30-50 Ω ESR ideaal. Dit laat voldoende veiligheidsmarge tegen een mogelijk lage negatieve ingangsweerstand van de oscillator.

 

Lees hier meer: Controleer de ESR (Equivalente Serieweerstand) van het kwarts

 

F.4: Conclusie over de interactie van -Rneg en kwarts ESR

De betrouwbaarheid van de transiëntrespons hangt voornamelijk af van:

  • de interne oscillator biedt voldoende negatieve ingangsweerstand,
  • het kwarts heeft een voldoende lage ESR,
  • de belastingscapaciteiten zijn correct gedimensioneerd.

Alleen als de verhouding tussen -Rneg en ESR correct is, start de kwarts snel, betrouwbaar en over het gehele temperatuur- en spanningsbereik.

 

Lees hier meer: Controleer negatieve ingangsweerstand -Rneg en opstartveiligheidsreserve

G. Aanbevelingen voor de lay-out

Voor kristallen geldt het volgende:

  • Plaats het kristal + condensatoren zo dicht mogelijk bij het IC
  • Korte, symmetrische sporen
  • Geen signalen of massaplaten direct onder het kristal - vermindert parasitaire capaciteit
  • Specifiek GND-eiland voor de condensatoren
  • Verbind het kristal indien mogelijk met GND (bij onze oscillerende SMD-kristallen in keramische behuizing kunnen pads #2 en #4 met GND verbonden worden. Maar sluit het kristal onmiddellijk aan op GND en verander het niet voor frequentieafstemming in het circuit.

Deze maatregelen verbeteren de EMC, jitter en het startgedrag.

 

Lees hier meer: Layout validatie op de afgewerkte printplaat - controleren van jitter, EMC en startgedrag

H. Veelgemaakte fouten in de praktijk

  • Verkeerde CL selectie → Frequentiefout
  • Kristal met te hoge ESR → Start niet betrouwbaar
  • Drive-niveau overschreden → kristal drift sterk
  • Slechte lay-out → Instabiele oscillatie
  • Parasitaire capaciteiten onjuist in rekening gebracht

I. Conclusie

De optimale afstemming van een kristal op een IC is cruciaal voor de betrouwbaarheid van de oscillator en de langdurige werking van de kristalresonator in de schakeling (afstemming op drive level). Met de juiste belastingscapaciteit, het juiste aandrijfniveau, geschikte ESR en een goede lay-out kunnen ontwikkelaars zorgen voor stabiele frequentiereferenties.

Oscillator diagrammen

Technische uitleg van de oscillatordiagrammen

Overzicht

De afgebeelde diagrammen beschrijven de fysische en elektrische mechanismen die het start- en werkingsgedrag van een kwartsgestabiliseerde Pierce-oscillator bepalen. De nadruk ligt in het bijzonder op

  • de negatieve ingangsweerstand van de oscillatortrap,
  • het verliesmodel van het kwartskristal (ESR),
  • de startconditie volgens het Barkhausen-criterium,
  • de temporele structuur van het aandrijfniveau,
  • parasitaire capaciteiten en
  • layout-gerelateerde invloedsfactoren.

Deze parameters zijn bepalend voor de inschakelveiligheidsreserve, inschakeltijd, frequentienauwkeurigheid, jitter en stabiliteit op lange termijn.

1. pierce oscillator en negatieve ingangsweerstand

(afbeelding linksboven)

Dit schema toont het klassieke Pierce oscillatorcircuit zoals dat in de meeste microcontrollers en ASIC's is ingebouwd. De Pierce oscillator is gebaseerd op een inverterende versterker die in lineaire werking wordt gedwongen door terugkoppeling via het kwartskristal. Op dit werkpunt kan de ingangstrap worden beschreven door een klein-signaal equivalent model met een negatief reëel deel van de impedantie.

Wiskundig geldt het volgende:

Pierce Oscillator Formule

Deze negatieve weerstand vertegenwoordigt een actieve energiebron die de verliezen compenseert die optreden in de kwarts.

Belangrijke eigenschappen van -Rneg:

  • afhankelijk van voedingsspanning, temperatuur en procesvariatie
  • sterk beïnvloed door interne biasnetwerken
  • opzettelijk verminderd in ontwerpen met laag vermogen

Technisch belang:

  • De interne inverter van het IC werkt in het lineaire bereik en gedraagt zich als een negatieve weerstand (-Rₙₑg).
  • Deze negatieve ingangsweerstand compenseert de verliezen van de kwarts (zijn ESR).
  • Alleen als er voldoende negatieve impedantie aanwezig is, kan de oscillatie groeien.

Kernverklaring:
De oscillatortrap levert energie - het kristal bepaalt de frequentie.

 

Lees hier meer: Controleer negatieve ingangsweerstand -Rneg en transiënte veiligheidsreserve

2. belastbaarheidsmodel van het kwartskristal

(illustratie middenboven)

Deze afbeelding toont het kwartskristal met de twee externe circuitcondensatoren C₁ en C₂.

Het kwarts kan elektrisch beschreven worden door een serie RLC element(R1, L1,C1) met een parallelle pakketcondensator C0. De ESR (Equivalente Serieweerstand) vertegenwoordigt de mechanische verliezen van het oscillatiesysteem.

De externe bedrading met C₁ en C₂ definieert de effectieve belastingscapaciteit:

Effectief draagvermogen Formule

Afwijkingen van de gespecificeerde CL leiden tot

  • Systematische frequentie-offset
  • Gewijzigde fasehoek in de regelkring
  • verminderde negatieve weerstandsreserve

Technische betekenis:

  • De effectieve belastingscapaciteit bepaalt de werkelijke werkfrequentie van de kwarts.
  • C₁ en C₂ werken in serie, met bijkomende parasitaire capaciteiten.
  • De kwarts is altijd gespecificeerd voor een bepaalde belastingscapaciteit (bijv. 8 pF of 12 pF).

Kernboodschap:
Een onjuiste belastingscapaciteit leidt tot frequentieafwijkingen en slechter transiëntgedrag.

3. opstartvoorwaarde en negatieve weerstandsreserve (Opstartvoorwaarde: Rₙₑg| > Rₑₛᵣ)

(illustratie rechtsboven)

De noodzakelijke startvoorwaarde volgt uit het Barkhausen-criterium:

  • Lusversterking ≥ 1
  • Faseverschuiving = 0° (of 360°)

In het impedantiemodel wordt dit gereduceerd tot:

Impendantiemodel Formule

Een veiligheidsreserve wordt aanbevolen voor robuuste ontwerpen:

Formule veiligheidsreserve

Het volgende is vereist in toepassingen voor auto's:

Automobieltoepassingen Formule

Gevolgen van onvoldoende reserve:

  • Verlengde, instabiele starttijd
  • Temperatuursafhankelijke niet-slingering
  • Startproblemen bij lage voedingsspanning

Deze eenvoudige ongelijkheid beschrijft de fundamentele resonantievoorwaarde.

<p

<p>Technische betekenis:

  • De waarde van de negatieve ingangsweerstand moet groter zijn dan de ESR van het kristal.
  • Als niet aan deze voorwaarde wordt voldaan, zal het kristal niet of onbetrouwbaar oscilleren.
  • Moderne energiezuinige MCU's hebben vaak een kleinere -Rₙₑg dan oudere ontwerpen.

Core statement:
Crystallen met een lage ESR zijn cruciaal voor een veilige oscillatie in de oscillatorfase.

>Alle door ons geleverde oscillatorkristallen zijn voorzien van de exclusieve LRT-technologie (Low ESR Resonator Technology). Onze innovatieve LRT-resonantkristallen hebben door hun ontwerp zeer lage ESR-waarden (bij +25°C en over het corresponderende gespecificeerde temperatuurbereik), zodat ze de circuitontwerper veel transiëntresponsreserve bieden en altijd zeer snel en zeer veilig in het circuit kunnen worden gebruikt, onder alle omstandigheden.

 

Lees hier meer: Controleer negatieve ingangsweerstand -Rneg en transiënte responsveiligheidsreserve

4. temporele structuur van het aandrijfniveau

(diagram linksonder)

Deze curve toont de opbouw van de oscillatieamplitude in de tijd na het inschakelen.

Na het inschakelen begint de oscillator in het ruisbereik. De oscillatieamplitude neemt exponentieel toe in overeenstemming met:

Groeiformule voor trillingsamplitude

waarbij de tijdconstante τ wordt bepaald door het verschil tussen negatieve versterking en verliezen.

Grenzen aan het aandrijfniveau:

  • Hoogste limiet vanwege de mechanische belastbaarheid van de kwarts
  • Lagste limiet vanwege de energietoevoer die nodig is voor stabilisatie

Een te hoog aandrijfniveau versnelt veroudering en drift, een te laag niveau verslechtert jitter en startgedrag

.

Technische betekenis:

  • In het begin is de oscillatie erg klein en neemt deze exponentieel toe.
  • Het stationaire aandrijfniveau is het resultaat van de balans tussen versterking en verliezen.
  • Een te hoog aandrijfniveau kan het kristal beschadigen, een te laag aandrijfniveau bemoeilijkt het starten.

Kernstelling:
Een correct gedimensioneerde oscillator start snel en werkt met het kristal binnen het toegestane vermogensbereik.

 

Lees hier meer: Meten van het aandrijfniveau en de kristalstroom / Meten van de opstarttijd van de kristaloscillator

5 Parasitaire capaciteiten en hun effecten

(illustratie middenonder)

Parasitaire capaciteiten worden veroorzaakt door

  • IC-pennen (typisch 1 - 3 pF)
  • Geleidersporen (≈ 0,5 - 2 pF)
  • Soldeerpads en behuizing

Deze capaciteiten

  • verhogen de effectieve belastingscapaciteit
  • verminderen de hoeveelheid -Rneg
  • verschuiven het optimale werkpunt

Ontwerpen met een lage gespecificeerde CL zijn bijzonder kritisch, omdat parasitaire effecten daar een sterk procentueel effect hebben. In batterijgevoede toepassingen worden SMD-kristallen met lage belastingscapaciteiten meestal gespecificeerd door de betreffende IC-fabrikanten. MHz kristal type 8 pF. 32,768 kHz kristal max. 4 pF. In dergelijke toepassingen is het raadzaam om een tolerantie van maximaal 1% te kiezen voor de externe circuitcapaciteiten C₁ en C₂. Dit kan parasitaire invloeden op de werkfrequentie van de kwarts sterk verminderen.

Technisch belang:

  • Parasitaire capaciteiten verhogen onbedoeld de effectieve belastingscapaciteit.
  • Ze beïnvloeden de kristalfrequentie, transiënte responstijd en betrouwbaarheid, evenals de negatieve weerstandsreserve.
  • Ze zijn vooral kritisch voor lage CL-kristallen (< 10 pF).

Belangrijkste boodschap:
Bij het dimensioneren van belastingscondensatoren/externe circuitcapaciteiten moet altijd rekening worden gehouden met parasitaire capaciteiten.

 

Lees hier meer: Externe capaciteiten C1/C2 dimensioneren en Cstray bepalen / Parasitaire capaciteiten Cpar op de print bepalen

6. invloed van de lay-out op de stabiliteit van de oscillator

(illustratie rechtsonder)

Deze schematische illustratie toont de aanbevolen lay-outprincipes. De lay-out van de printplaat heeft een grotere invloed op het kristalgedrag in de schakeling dan vaak wordt aangenomen.

Technische betekenis:

  • Sluit het kristal en de belastingscondensatoren zeer dicht bij het IC aan.
  • Korte, symmetrische sporen
  • Geen signalen of massaplaten onder het kristal
  • Speciale, schone massaroute

Kernboodschap:
Een slechte lay-out kan zelfs een optimaal gekozen kristal onbruikbaar maken.

 

Lees hier meer: Layoutvalidatie op de voltooide printplaat - jitter, EMC en opstartgedrag controleren

7. samenvatting:

De figuur illustreert dat de functie van een kristaloscillator niet alleen afhangt van het kristal zelf, maar ook van de interactie tussen de IC-oscillator, ESR, belastingscapaciteit, parasitaire effecten en lay-out.

Voor een robuust oscillatorontwerp moet aan de volgende voorwaarden worden voldaan:

  • Kwarts metlage ESRselecteer
  • om voldoende negatieve weerstandsreserve te garanderen
  • Belastingscapaciteit realistisch berekenen
  • Optimaliseer consequent de lay-out

Belangrijkste boodschap:

De kwarts moet niet alleen voldoen aan de IC-specificatie, maar moet aanzienlijk lager zijn om proces-, temperatuur- en verouderingsinvloeden betrouwbaar te compenseren.

Of bel gewoon even met onze specialisten. Je krijgt van ons volledige ondersteuning bij het ontwerpen. Jouw succes is ons doel!

FAQs

Wie stimmt man einen Quarz optimal auf die Lastkapazität eines ICs ab?

Die Lastkapazität ist einer der wichtigsten Parameter, damit ein Quarz im IC-Oszillator präzise auf seiner Sollfrequenz arbeitet. Jeder Schwingquarz ist auf eine definierte CL ausgelegt, beispielsweise 8 pF, 12 pF oder 16 pF, und diese muss in der realen Schaltung möglichst genau getroffen werden. Dabei zählen nicht nur die externen Kondensatoren C1 und C2, sondern auch parasitäre Kapazitäten der Leiterplatte sowie die Eingangskapazitäten von XIN und XOUT. Wird die effektive Lastkapazität zu klein gewählt, steigt die Frequenz und es können Timingfehler entstehen. Ist sie zu groß, sinkt die Frequenz und zusätzlich verschlechtern sich oft die Startbedingungen des Oszillators. Deshalb sollte die Auslegung immer mit Datenblattwerten, realistischen Cpar-Annahmen und idealerweise In-Circuit-Messungen verifiziert werden.

Welche externen Kapazitäten sind für einen Quarz mit 12 pF Lastkapazität erforderlich?

Für einen Quarz mit 12 pF Lastkapazität müssen die externen Beschaltungskapazitäten so gewählt werden, dass zusammen mit den parasitären Kapazitäten die spezifizierte CL erreicht wird. Im gezeigten Praxisbeispiel ergibt die Berechnung bei einer angenommenen Streukapazität von 2 pF je Anschluss externe Kondensatoren von jeweils 18 pF gegen Masse. Dieser Wert ist ein guter Ausgangspunkt, wenn keine abweichenden Vorgaben des IC-Herstellers bestehen. Wichtig ist jedoch, dass manche ICs bereits eine kapazitive Belastung von XIN und XOUT von bis zu 7 pF im Datenblatt angeben. In solchen Fällen müssen diese Werte in die Berechnung einbezogen werden, damit die Schaltung nicht über- oder unterkompensiert wird. Für Anwendungen mit hoher Langzeitgenauigkeit, etwa im Wireless-Bereich, sind zudem 1 % tolerierte Kondensatoren empfehlenswert.

Warum sind Drive-Level und Quarzstrom für die Abstimmung von Quarzen auf ICs so wichtig?

Der Drive-Level beschreibt die Leistung, mit der ein Quarz im Betrieb angeregt wird, und liegt typischerweise im Bereich von 1 bis 200 µW. Wird dieser Wert dauerhaft überschritten, kann es zu Alterung, Frequenzverschiebung oder sogar zu Schäden am Quarz kommen. Ist der Drive-Level dagegen zu niedrig, schwingt der Oszillator unter Umständen instabil oder startet nicht zuverlässig. Deshalb sollten Entwickler immer prüfen, welche typischen und maximalen Werte der Oszillator-IC vorgibt. Eine messtechnische Verifikation in der realen Schaltung ist besonders sinnvoll, weil Layout, Lastkapazitäten und IC-Verhalten den Quarzstrom direkt beeinflussen. Für anspruchsvolle Designs sind Quarze mit hoher Drive-Level-Festigkeit vorteilhaft, insbesondere in sehr kleinen SMD-Bauformen.

Wie beeinflussen ESR und negativer Eingangswiderstand die Anschwingsicherheit eines Quarzoszillators?

Die Anschwingsicherheit eines Quarzoszillators hängt wesentlich davon ab, ob der negative Eingangswiderstand des ICs groß genug ist, um die Verluste des Quarzes zu kompensieren. Vereinfacht muss der Betrag von −Rneg größer sein als der Serienwiderstand ESR des Quarzes, damit eine ausreichende Nettoverstärkung zum Starten der Schwingung entsteht. Liegt der ESR zu hoch oder ist der negative Eingangswiderstand zu schwach ausgeprägt, kann der Oszillator verzögert starten oder ganz ausfallen. Das ist besonders kritisch bei modernen Mikrocontrollern, deren Oszillatorverstärker aus Effizienzgründen oft schwächer ausgelegt sind. Niedrige ESR-Werte sind deshalb in der Praxis ein wichtiger Sicherheitsfaktor. Empfehlenswert sind Quarze, deren ESR deutlich unter dem vom IC spezifizierten Maximalwert liegt.

Welche Layoutfehler und Schaltungsfehler führen häufig zu Startproblemen bei Quarzen an Mikrocontrollern?

Häufige Ursachen für Startprobleme sind falsch dimensionierte Lastkapazitäten, zu hohe parasitäre Kapazitäten und ein ungünstiges Leiterplattenlayout. Lange Leiterbahnen zwischen Quarz und IC erhöhen Verluste und Streukapazitäten, wodurch sich Frequenzlage und Anschwingverhalten verschlechtern können. Auch zu große CL-Werte verlängern oft die Startzeit erheblich, was besonders bei Low-Power-MCUs mit Sleep-Zyklen problematisch ist. Zusätzlich kann ein Quarz mit zu hohem ESR dazu führen, dass der Oszillator nicht sicher anschwingt. In der Praxis sollten Quarz und Beschaltung deshalb möglichst nah am IC platziert und die parasitären Einflüsse so klein wie möglich gehalten werden. Eine Kombination aus sauberem Layout, passender Kapazitätsauslegung und messtechnischer Prüfung erhöht die Betriebssicherheit deutlich.

Warum PETERMANN-TECHNIK Quarze optimal auf ICs abstimmen?

PETERMANN-TECHNIK ist die richtige Wahl, wenn Quarze präzise auf die Anforderungen eines ICs abgestimmt werden sollen. Das Unternehmen verbindet tiefes Know-how zu Lastkapazität, Drive-Level, ESR, Anschwingverhalten und parasitären Einflüssen mit praxisnahen Empfehlungen für reale Schaltungen. Besonders wertvoll ist die Erfahrung aus In-Circuit-Messungen in Kundendesigns, etwa bei der realistischen Bewertung von Streukapazitäten und Beschaltungskonzepten. Hinzu kommt ein Portfolio an leistungsfähigen SMD-Quarzen, darunter Low-ESR- und hoch belastbare Miniaturquarze für anspruchsvolle Anwendungen. Dadurch lassen sich auch kompakte und energieeffiziente Designs zuverlässig umsetzen. Wer stabile, präzise und robust startende Quarzoszillatoren entwickeln möchte, erhält bei PETERMANN-TECHNIK fundierte technische Unterstützung und passende Bauelemente aus einer Hand.

Telefonisch contact

Onze frequentie-experts staan voor je klaar

Nu bellen

Schrijf ons

Stuur ons een e-mail - we helpen je graag verder

Schrijf ons nu
Webshop