Kwartsoscillatoren en hun toepassingen

Inleiding:

Kwartsoscillatoren zijn elektronische schakelingen gebaseerd op een oscillerend kwartskristal om een zeer stabiele frequentie te genereren. Afhankelijk van de vereisten en omgevingscondities kunnen frequentiestabiliteiten in het bereik van 10E-5 tot 10E-12 per dag worden bereikt. Gestandaardiseerde oscillatormodules zijn beschikbaar voor alledaagse toepassingen, terwijl oscillatoren met hoge precisie meestal afzonderlijk worden ontworpen en gefabriceerd voor speciale vereisten.

Typen oscillatoren:

Volgens internationale standaarden worden kristaloscillatoren onderverdeeld in de volgende categorieën:

1. SPXO - Eenvoudige Pakket Kristal Oscillatoren
2. VCXO - Spanningsgestuurde kristaloscillator
3. TCXO - Temperatuur Gecompenseerde Kristal Oscillator
4. OCXO - Temperatuur Gestabiliseerde Kristal Oscillatoren (Ovengestuurde Kristal Oscillator)
5. LPXO - Kristal oscillatoren met laag vermogen met temperatuurstabiliteiten van ±0.5ppm boven -40/+85°C en met een veroudering van ±1x10E-6.

Quarze sind frequenzbestimmende Komponenten, deren Genauigkeit stark von ihrer elektrischen Umgebung abhängt. Mikrocontroller-Hersteller spezifizieren typischerweise:

• erforderliche Lastkapazität (CL)
• zulässiges Drive-Level
• benötigte Startzeit
• Oszillatortopologie und interne Verstärkung

Nur wenn diese Parameter zum Quarz passen, arbeitet der Oszillator innerhalb seiner Toleranzen und erfüllt Timing-Anforderungen wie z. B. Wireless, USB, CAN, Ethernet, UART-Baudraten, etc.

Die Lastkapazität definiert den Arbeitspunkt der Schwingfrequenz. Jeder Quarz wird auf eine bestimmte CL getrimmt (z. B. 8 pF, 12 pF, 16 pF).

Die effektive Lastkapazität ergibt sich aus:

Die externen Kapazitäten C1 und C2 werden so gewählt, dass:

Der Drive-Level (typisch 1–200 µW) gibt an, wie viel Leistung der Quarz dauerhaft verträgt.

Zu hoher Drive-Level führt zu:

• Erhöhter Alterung und Drift
• Erhöhung der Frequenzstabilität
• Erhöhung des Serienresonanzwiderstandes
• Fehlausfällen durch Risse im Quarzplättchen

Zu niedriger Drive-Level verursacht:

• unzuverlässiges Starten
• erhöhte Jitterwerte

Oszillator-ICs geben meist den typischen und maximalen Drive-Level an; eine Messung ist empfehlenswert.

Da die Resonator-Designs für die von uns lieferbaren SMD-Quarze selber entwickelt werden, können wir auch in kleinen Keramikgehäusen MHz Schwingquarze mit hoher Drive Level Festigkeit liefern. Den Low ESR Mini-Quarz der Serie SMD03025/4 bis 500 µW, bzw. den Ultra-Miniature MHz Quarz der Serie SMD02016/4 bis 400 µW.

Die Startzeit hängt ab von:

• Verstärkung des Oszillators im IC
• Quarz-ESR (Equivalent Series Resistance)
• Lastkapazität des Schwingquarzes
• Werte der externen Beschaltungskapazitäten
• Temperatur und Versorgungsspannung

Zu große CL-Werte verlängern die Startzeit oft erheblich → problematisch bei Low-Power-MCUs mit Sleep-Zyklen.

Der ESR beeinflusst:

• Anschwingverhalten und Anschwingsicherheit
• Energieverbrauch
• Anschwingverhalten bei niedrigen Quarzströmen

Viele ICs spezifizieren einen maximalen ESR (z. B. 70 Ω). Liegt der Quarz darüber, kann der Oszillator nicht sicher starten.

Für Quarze gilt:

• Quarz + Kondensatoren möglichst nah am IC platzieren
• kurze, symmetrische Leiterbahnen
• keine Signale oder Masseflächen direkt unter dem Quarz – verringert parasitäre Kapazitäten
• dedizierte GND-Insel für die Kondensatoren
• Wenn möglich den Quarz auf GND legen (bei unseren SMD-Schwingquarzen im Keramikgehäuse können die Pads #2 und #4 auf GND gelegt werden. Aber bitte den Quarz sofort auf GND legen und für die Frequenzabstimmung in der Schaltung nicht mehr ändern. 

Diese Maßnahmen verbessern EMV, Jitter und Startverhalten.

• falsche CL-Wahl → Frequenzfehler
• Quarz mit zu hohem ESR → startet nicht zuverlässig
• Drive-Level überschritten → Quarz driftet stark
• schlechtes Layout → instabile Oszillation
• parasitäre Kapazitäten falsch berücksichtigt

Die optimale Abstimmung eines Quarzes auf ein IC ist entscheidend für die Zuverlässigkeit des Oszillators und den langfristigen Betrieb des Quarzresonators in der Schaltung (Drive Level Anpassung). Mit korrekter Lastkapazität, richtigem Drive-Level, geeignetem ESR und einem guten Layout können Entwickler stabile Frequenzreferenzen sicherstellen.

Überblick

Die dargestellten Diagramme beschreiben die physikalischen und elektrischen Mechanismen, die das Start- und Betriebsverhalten eines quarzstabilisierten Pierce-Oszillators bestimmen. Im Fokus stehen insbesondere:

• der negative Eingangswiderstand der Oszillatorstufe,
• das Verlustmodell des Quarzes (ESR),
• die Startbedingung gemäß Barkhausen-Kriterium,
• der zeitliche Aufbau des Drive-Levels,
• parasitäre Kapazitäten sowie
• layoutbedingte Einflussfaktoren.

Diese Parameter sind entscheidend für Anschwingsicherheitsreserve, Anschwingzeit, Frequenzgenauigkeit, Jitter und Langzeitstabilität.

(linke obere Darstellung)

Diese Grafik zeigt die klassische Pierce-Oszillatorschaltung, wie sie in den meisten Mikrocontrollern und ASICs integriert ist. Der Pierce-Oszillator basiert auf einem invertierenden Verstärker, der durch Rückkopplung über den Quarz in den linearen Betrieb gezwungen wird. In diesem Arbeitspunkt lässt sich die Eingangsstufe durch ein Kleinsignal-Ersatzmodell mit negativem Realteil der Impedanz beschreiben.

Mathematisch gilt:

(obere mittlere Darstellung)

Diese Darstellung zeigt den Quarz mit den beiden externen Beschaltungskondensatoren C₁ und C₂. 

Der Quarz lässt sich elektrisch durch ein Serien-RLC-Glied (R₁, L₁, C₁) mit einer parallelen Gehäusekapazität C₀ beschreiben. Der ESR (Equivalent Series Resistance) repräsentiert die mechanischen Verluste des Schwingungssystems.

Die externe Beschaltung mit C₁ und C₂ definiert die effektive Lastkapazität:

(obere rechte Darstellung)

Die notwendige Startbedingung ergibt sich aus dem Barkhausen-Kriterium:

• Schleifenverstärkung ≥ 1
• Phasenverschiebung = 0° (bzw. 360°)

(untere linke Darstellung)

Diese Kurve zeigt den zeitlichen Aufbau der Schwingamplitude nach dem Einschalten.

Nach dem Einschalten beginnt der Oszillator im Rauschbereich. Die Schwingamplitude wächst exponentiell gemäß:

(untere mittlere Darstellung)

Parasitische Kapazitäten entstehen durch:

• IC-Pins (typ. 1 – 3 pF)
• Leiterbahnen (≈ 0,5 – 2 pF)
• Lötpads und Gehäuse

Diese Kapazitäten:

• erhöhen die effektive Lastkapazität
• reduzieren den Betrag von −Rneg
• verschieben den optimalen Arbeitspunkt

Besonders kritisch sind Designs mit niedriger spezifizierter CL, da parasitäre Effekte dort prozentual stark wirken. Meistens werden in batteriebetriebenen Applikationen von den entsprechenden IC-Herstellern SMD-Quarze mit niedrigen Lastkapazitäten vorgegeben. MHz Quarz typ. 8 pF. 32.768 kHz Quarz bis 4 pF. In solchen Applikationen ist es ratsam, eine Toleranz von 1% max. für die externen Beschaltungskapazitäten C₁ und C₂ zu wählen. Damit können parasitäre Einflüsse auf die Arbeitsfrequenz des Quarzes stark reduziert werden. 

Technische Bedeutung:

• Parasitische Kapazitäten erhöhen die effektive Lastkapazität ungewollt.
• Sie beeinflussen Quarzfrequenz, Anschwingzeit und -sicherheit, sowie negative Widerstandsreserve.
• Besonders bei niedrigen CL-Quarzen (< 10 pF) sind sie kritisch.

Kernaussage:
Parasitäre Kapazitäten müssen bei der Dimensionierung der Lastkondensatoren/externen Beschaltungskapazitäten immer berücksichtigt werden.

(untere rechte Darstellung)

Diese schematische Darstellung zeigt empfohlene Layout-Prinzipien. Das Leiterplattenlayout beeinflusst das Quarzverhalten in der Schaltung stärker als häufig angenommen.

Technische Bedeutung:

• Quarz und Lastkondensatoren sehr nah an das IC anbinden
• Kurze, symmetrische Leiterbahnen
• Keine Signale oder Masseflächen unter dem Quarz
• Dezidierte, saubere Masseführung

Kernaussage:
Ein schlechtes Layout kann selbst einen optimal ausgewählten Quarz unbrauchbar machen.

Die Abbildung verdeutlicht, dass die Funktion eines Quarzoszillators nicht nur vom Quarz selbst, sondern vom Zusammenspiel aus IC-Oszillator, ESR, Lastkapazität, parasitären Effekten und Layout abhängt.

Für ein robustes Oszillatordesign müssen folgende Bedingungen erfüllt sein:

• Quarz mit niedrigem ESR wählen
• um damit ausreichende, negative Widerstandsreserve sicherstellen
• Lastkapazitäten realistisch berechnen
• Layout konsequent optimieren
   

Kernaussage:

Der Quarz sollte nicht nur die IC-Spezifikation erfüllen, sondern deutlich darunter liegen, um Prozess-, Temperatur- und Alterungseinflüsse sicher zu kompensieren.

Oder rufen Sie ganz einfach unsere Spezialisten an. Sie erhalten von uns eine vollumfängliche Design-in Betreuung. Ihr Erfolg ist unser Ziel!